
Regid PGT/PTO _1 3 DEC 2004

PCT/JP03/0782

REC'D 0 8 AUG 2003

PCT

WIPO



玉 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年 6月20日

出 願 番 Application Number:

特願2002-179875

[ST. 10/C]:

[JP2002-179875]

出 Applicant(s):


ソニー株式会社

PRIORITY

COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2003年 7月25日





【書類名】

特許願

【整理番号】

0290476801

【提出日】

平成14年 6月20日

【あて先】

特許庁長官 殿

【国際特許分類】

H01S 03/18

【発明者】

【住所又は居所】

宮城県白石市白鳥3丁目53番2号 ソニー白石セミコ

ンダクタ株式会社内

【氏名】

後藤 修

【発明者】

【住所又は居所】 宮城県白石市白鳥3丁目53番2号 ソニー白石セミコ

ンダクタ株式会社内

【氏名】

松本 治

【発明者】

【住所又は居所】

宮城県白石市白鳥3丁目53番2号 ソニー白石セミコ

ンダクタ株式会社内

【氏名】

佐々木 智美

【発明者】

【住所又は居所】

宮城県白石市白鳥3丁目53番2号 ソニー白石セミコ

ンダクタ株式会社内

【氏名】

池田 昌夫

【特許出願人】

【識別番号】

000002185

【氏名又は名称】 ソニー株式会社

【代理人】

【識別番号】

100095821

【弁理士】

【氏名又は名称】 大澤 斌

【選任した代理人】

【識別番号】

100095326

【弁理士】

【氏名又は名称】 畑中 芳実

【手数料の表示】

【予納台帳番号】

023766

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

0010728

【プルーフの要否】

要

【書類名】

明細書

【発明の名称】 GaN系半導体素子

【特許請求の範囲】

【請求項1】 低密度欠陥領域、及び基板を貫通する高密度欠陥領域として 周期的な基板面上配列で低密度欠陥領域に存在するコア部を有するG a N基板と

GaN基板上に形成されたGaN系化合物半導体層の積層構造と、

積層構造上に設けられた一方の電極、及び一方の電極上に成膜された絶縁膜上 に形成され、絶縁膜の開口を介して一方の電極と電気的に接続するパッドメタル を有する電極部と

を備え、電極部が、GaN基板のコア部以外の領域上の積層構造に設けられて いることを特徴とするGaN系半導体素子。

【請求項2】 コア部が、連続帯状の配列、断続的帯状の配列、及びドット 状の分散型配列のいずれかの基板面上配列で低密度欠陥領域に存在することを特 徴とする請求項1に記載のGaN系半導体素子。


【請求項3】 電極部が、一のコア部と一のコア部の隣のコア部との間のG a N基板の低密度欠陥領域上の積層構造に設けられていることを特徴とする請求 項1又は2に記載のGaN系半導体素子。

【請求項4】 電極部を構成するパッドメタルが、コア部の中心から100 μm以上離れたGaN基板の領域上の積層構造に設けられていることを特徴とす る請求項1から3のいずれか1項に記載のGaN系半導体素子。

【請求項5】 一方の電極が、コア部の外縁部から50μm以上離れたGa N基板の領域上の積層構造に設けられていることを特徴とする請求項1から3の いずれか1項に記載のGaN系半導体素子。

【請求項6】 一方の電極の対向電極が、GaN基板の裏面に設けられてい ることを特徴とする請求項1から5のいずれか1項に記載のGaN系半導体素子

【請求項7】 一方の電極の対向電極が、積層構造側に設けられていること を特徴とする請求項1から5のいずれか1項に記載のGaN系半導体素子。



【請求項9】 一方の電極がp側電極及びn側電極のいずれか一方であり、 対向電極がp側電極及びn側電極のいずれか他方であることを特徴とする請求項 1から8のいずれか1項に記載のGaN系半導体素子。

【請求項10】 GaN系半導体素子が、GaN系半導体発光素子であって 、GaN系半導体レーザ素子又はGaN系発光ダイオードのいずれかのあること を特徴とする請求項1から9のうちのいずれか1項に記載のGaN系半導体素子

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、GaN系半導体素子に関し、更に詳細には、電流リークが小さいG a N系半導体素子、更には電流リークが小さく、発光効率の高いG a N系半導体 発光素子に関するものである。

[0002]

【従来の技術】

GaN、GaInN、AlGaInN等のIII -V族窒化ガリウム系化合物半 導体は、禁制帯幅が2.8~6.8eVにわたっているため、赤色から紫外領域 での発光が可能な半導体発光素子の材料として注目されている。

そして、III -V族窒化ガリウム系化合物半導体を構成要素とする窒化ガリウ ム系半導体発光素子として、例えば青色や緑色の発光ダイオード(LED)や、 約405nmの紫色領域で発振するGaN系半導体レーザ素子などが、開発、実 用化されている。

[0003]

ところで、G a N系半導体発光素子の作製に際して、一つの問題は、G a N系 化合物半導体層と格子整合する基板を見い出すことが難しいということであって 、現在、サファイア基板がGaN系半導体発光素子の基板として多用されている

0

それは、サファイア基板がGaN系化合物半導体層を1000℃付近の成長温度で結晶成長させる際に必要な化学的安定性を備え、結晶品質が良好であり、比較的大きな口径の基板が経済的な価格で、しかも安定して供給されるなどの理由からである。

[0004]

サファイア基板上にGaN系半導体発光素子を形成する際には、サファイア基板の格子定数がGaNの格子定数とは10%以上も異なるために、一般に、GaN層等のバッファ層をサファイア基板上に低温で成長させ、低温バッファ層を介してGaN系化合物半導体単結晶を成長させることにより、格子定数の違いを緩和している。

しかし、低温バッファ層を設け、低温バッファ層上にGaN系化合物半導体層を成長させるだけでは、結晶欠陥密度が高くなって、高品質のGaN系化合物半導体層の結晶成長が難しく、信頼性の高いGaN系半導体発光素子を作製することが難しかった。


[0005]

そのため、従来、低温バッファ層を介在させることに加えて、GaNの横方向選択成長(GaN-ELO: Epitaxially Laterally Overgrowth)を行って、GaN-ELO構造層を形成し、その上にGaN系化合物半導体層を成長させている。

[0006]

ここで、図5を参照して、サファイア基板上にGaN-ELO構造層を形成したGaN系半導体レーザ素子の構成を説明する。図5はサファイア基板上に形成したGaN系半導体レーザ素子の構成を示す断面図である。

GaN系半導体レーザ素子10は、図5に示すように、サファイア基板12と、サファイア基板12上に横方向成長法により形成されたGaN-ELO構造層14と、GaN-ELO構造層14上にMOCVD法により順次成長させた、n型GaNコンタクト層16、n型A1GaNクラッド層18、n型GaNガイド層20、GaInN多重量子井戸(MQW)構造の活性層22、p型GaNガイ



[0007]

p-A1GaNクラッド層26の上部層、及びp-GaNコンタクト層28は、GaN-ELO構造層14の種結晶部と会合部との間に位置するストライプ状リッジ30として形成されている。

更に、p-A1GaInクラッド層26の残り層、p-GaN光ガイド層24、活性層22、n-GaN光ガイド層20、n-A1GaInクラッド層18、及びn-GaNコンタクト層16の上部層は、リッジ30と平行なメサ32として形成されている。

[0008]

リッジ30の両側面及びp-AlGaInクラッド層26の残り層上には、p-GaNコンタクト層28上を開口したSiO2膜34が成膜されている。

p-GaNコンタクト層 28上には、Pd/Ptの積層金属膜からなるp側電極 36が形成され、更に SiO_2 膜 34の開口を介してp側電極 36と電気的に接続したパッドメタル 37 が引き出し電極として SiO_2 膜 34 上に設けられている。これにより、低抵抗型のショットキー性のp側電極を形成することができる。尚、パッドメタル 37 の組成は、Ti/Pt/Au の積層膜である。

また、n-GaNコンタクト層16上には、 SiO_2 膜34の開口を介してTi/Pt/Auの積層金属膜からなるn側電極38が設けてある。

[0009]

【発明が解決しようとする課題】

本発明の背景

上述のように、ELO法等によってサファイア基板とGaN系化合物半導体層との格子不整合の問題を緩和しているものの、GaN系半導体発光素子の基板としてサファイア基板を使用する限り、どうしても、格子不整合に伴う問題が残る。また、サファイア基板は絶縁性であるから、電極配置上で制約がある。

そのため、GaN基板の実現が強く要請されているが、GaN系半導体発光素 子の基板とすることができるような、結晶欠陥の少ない大径のGaN基板を工業 的に作製することは、従来、極めて難しかった。

[0010]

しかし、最近、新規な技術に基づく大径のGaN基板の実現が現実化しつつある。

ここで、図6(a)及び(b)を参照して、新規な構成のGaN基板の構成を 説明する。図6(a)及び(b)は、それぞれ、コア部及び低密度欠陥領域を説 明するGaN基板の斜視図及び断面図である。

GaN基板40は、図6に示すように、周囲の低密度欠陥領域42より結晶欠陥密度が高い高密度欠陥領域(以下、コア部と言う)44が、周期的な基板面上配列で基板を貫通している。

コア部の配列パターンは、自在であって、例えばドット状の分散型パターンとして、図7(a)に示すような六方格子状の配列、図7(b)に示すような正方形格子状の配列、及び図7(c)に示すような長方形格子状の配列等がある。

[0011]

また、コア部の配列パターンは、上述のような断続型又は分散型パターンだけではなく、例えば図8(a)に示すように、点状のコア部44が断続して線状に配置されたもの、更には図8(b)に示すように、コア部44が線状に連続しているものも作製できる。

[0012]

上述のGaN基板は、特開2001-102307号公報に開示された技術を 改良し、低密度欠陥領域中に発生するコア部の位置を制御することにより、開発 されたものである。

GaN単結晶の基本的な結晶成長メカニズムは、GaN単結晶がファセット面からなる斜面を維持して成長することにより、転位を伝播させ、所定の位置に転位を集合させる。このファセット面により成長した領域は、転位の移動により、低欠陥領域となる。

一方、そのファセット面斜面下部には、明確な境界を持った高密度欠陥領域 (コア部)を生成しつつ成長が行われ、転位は、高密度欠陥領域の境界、又はその内部に集合し、ここで消滅あるいは蓄積する。

[0013]

この高密度欠陥領域の形状によって、ファセット面の形状も異なる。欠陥領域が、ドット状の場合は、そのドットを底としてファセット面が取り巻き、ファセット面からなるピットを形成する。

また、欠陥領域が、ストライプ状の場合は、ストライプを谷底としてその両側にファセット面傾斜面を有し、横に倒した3角形のプリズム状のファセット面となる。

[0014]

更に、この高密度欠陥領域は、いくつかの状態があり得る。例えば、高密度欠陥領域が多結晶からなる場合がある。また、単結晶であるが、周りの低密度欠陥領域に対して、微傾斜している場合もある。また、周りの低密度欠陥領域に対して、C軸が反転している場合もある。高密度欠陥領域は、明確な境界を有しており、周りの低密度欠陥領域と区別することができる。

高密度欠陥領域を有して成長することにより、その周りのファセット面を埋め 込むことなく、ファセット面を維持して成長を進行させることができる。

その後、GaN成長層の表面を研削、研磨を施すことにより、表面を平坦化し、基板として使用できる形態とすることができる。


[0015]

高密度欠陥領域(コア部)を形成する方法は、下地基板上にGaNを結晶成長する際に、コア部を形成する場所に種を予め形成しておくことにより、コア部を生成させることができる。

その種としては、種となる微小領域に非晶質あるいは多結晶の層を形成する。 その上にGaNをエピタキシャル成長させることにより、丁度、種の領域に高密 度欠陥領域、つまりコア部を形成することが出来る。

[0016]

GaN基板の具体的な製造方法を説明する。まず、GaN層を成長させる下地 基板を用意する。下地基板の組成には制約がなく、例えば一般的なサファイア基 板でも良いが、後工程で下地基板を除去することを考慮すると、GaAs基板等 が好ましい。



[0017]

その後、HVPE法(Hydride Vapor Phase Epitaxy)にて、GaNを厚膜成長する。成長後、表面には、種のパターン形状に応じたファセット面が形成される。例えば、種がドット状のパターンの場合は、ファセット面からなるピットが規則正しく形成され、種がストライプ状の場合は、プリズム状のファセット面が形成される。

GaN層を成長させた後、下地基板を除去し、さらに、GaNの厚膜層を研削加工、研磨加工して表面を平坦化することにより、GaN基板を作製することができる。GaN基板の厚さは、自由に設定出来る。

このようにして作製されたGaN基板は、c面が主面であり、その中に、所定のサイズのドット状又はストライプ状のコア部が規則正しく形成されたGaN基板となっている。コア部以外のGaN単結晶領域は、コア部に比べて、転位密度が著しく低い低密度欠陥領域となっている。

[0018]

上述の方法により試作されたGaN基板は、ELO法を適用して成長させたGaN を同様な良好な結晶性を有し、しかも低密度欠陥領域の幅がELO法による低密度欠陥領域の幅の少なくとも10 倍以上あり、高密度欠陥領域(コア部)の幅はELO法によるものより狭く、例えば数十 μ m幅である。

例えばコア部が 400μ m間隔で[1-100]方向に延在し、コア部とコア部との間に低密度欠陥領域が存在する(0001)n型GaN基板が開発されている。開発された(<math>0001) $n型GaN基板の転位密度は、コア部の中心からの距離(<math>\mu$ m)に対して、図9に示すような値になっていて、転位密度が1.0×106 cm⁻²以下の領域が 150μ m以上の幅にわたって延在し、最小転位密度は 2.8×10^5 cm⁻²に達する。図9中、横軸の0は一方のコア部の中心であり、400は他方のコア部の中心を意味する。

[0019]

本発明の目的

GaN基板は上述のように優れた結晶性を有する基板なので、GaN基板を使ってGaN系半導体レーザ素子を作製する試み、例えば前述したGaN系半導体レーザ素子と同じ積層構造を備えたGaN系半導体レーザ素子を作製する試みが盛んに行われている。

しかし、GaN基板を基板に使ってGaN系半導体レーザ素子を作製したとき、パッドメタルを介してp側電極から注入した電流が、発光作用に寄与することなくリークする、つまりp側電極からn側電極に、或いは接地側に短絡するように流れるという問題が生じた。

このために、電流の光変換効率が低くなるばかりでなく、発光しないこともあった。

以上の説明では半導体レーザ素子等のGaN系半導体発光素子を例に挙げて問題を説明しているが、この問題は、GaN系半導体発光素子に限らず、電子走行素子等のGaN系半導体素子全般に該当する問題である。

[0020]

そこで、本発明の目的は、前述したGaN基板を使って電流リークが小さくなる構成を備えたGaN系半導体素子を提供することである。

[0021]

【課題を解決するための手段】

本発明者は、上述のGaN基板を使ったGaN系半導体レーザ素子で電流リークが大きい原因を調べている過程で、次のことが判った。

すなわち、本発明者は、試料GaN系半導体レーザ素子として、図10に示すように、サファイア基板12に代えて上述の特性を有するGaN基板46を使い、かつGaN-ELO構造層14を設けることなくGaN系化合物半導体層の積層構造を直接GaN基板46上に形成したことを除いて、図5のGaN系半導体レーザ素子10と同じ構成の半導体レーザ素子を作製した。

[0022]

そして、電流リークを検査したところ、電流リークが大きくなるGaN系半導体レーザ素子48では、p側電極36上のパッドメタル(引出し電極)37が、

図10に示すように、GaN基板46のコア部46a上に形成されていて、常温の動作条件で試料GaN系半導体レーザ素子48を動作試験したところ、図11(b)のグラフ(2)に示すように、印加電圧を増大して注入電流を増大させても、注入電流対光出力の関係は、グラフ(1)に示すように、光出力がほぼ0.0mWで増大せず、フラットであり、レーザ発振していないことが判った。

尚、図11(a)は、レーザストライプ30、パッドメタル37及びn側電極38の配置とコア部46aの配置との関係を示すGaN系半導体レーザ素子の平面図であり、図11(b)は横軸に注入電流[mA]を縦軸に光出力[mW]及び印加電圧[V]を取り、注入電流対光出力の関係及び注入電流対印加電圧の関係をグラフ(1)及びグラフ(2)で示す図である。

[0023]

更に、本発明者は、次のことも見い出した。GaN基板上に形成されたGaN系化合物半導体層の積層構造のうちコア部上の積層構造部分では、コア部の結晶転位が伝搬しているために、高密度欠陥領域となっていて、電気抵抗が低い領域となっている。しかも、コア部46a上の積層構造の高密度欠陥領域は、図12に示すように、それ以外の積層構造部分と同様にはエピタキシャル成長せず、表面に段差が生じている。そのために、パッドメタル37下のSiO2 膜37に膜厚の薄い領域が局所的に生じている。

その結果、注入電流がパッドメタル37から発光作用に寄与することなく積層構造の高密度欠陥領域を経由してGaN基板46に達し、導電性を有するGaN基板46を介してn側電極38或いは接地側に短絡する。その結果、上述のグラフ(1)のようにレーザ発振しないことが判った。

[0024]

また、図13(a)に示すように、レーザストライプ30、p側電極のパッドメタル37、及びn側電極38をコア部以外の領域に配置したGaN系半導体レーザ素子では、注入電流対光出力及び注入電流対印加電圧を測定したところ、図13(b)に示すように、約4Vの印加電圧で明確なしきい値電流値を示し、印加電圧及び注入電流の増大と共に光出力も増大し、レーザ発振することが判った

また、パッドメタル37がコア部上に形成されていない限り、n側電極36が仮にコア部上に形成されていたとしても、電流リークはそれほど大きくならないことも見い出した。

[0025]

そこで、上記目的を達成するために、本発明に係るGaN系半導体素子は、低密度欠陥領域、及び基板を貫通する高密度欠陥領域として周期的な基板面上配列で低密度欠陥領域に存在するコア部を有するGaN基板と、

GaN基板上に形成されたGaN系化合物半導体層の積層構造と、

積層構造上に設けられた一方の電極、及び一方の電極上に成膜された絶縁膜上に形成され、絶縁膜の開口を介して一方の電極と電気的に接続するパッドメタルを有する電極部と

を備え、電極部が、GaN基板のコア部以外の領域上の積層構造に設けられていることを特徴としている。


[0026]

本発明に係るGaN系半導体素子では、上述の実験で考察したように、凹凸が 生じていて、絶縁膜や電極等が段切れを引き起こすおそれのあるコア部上の積層 構造を避け、GaN基板のコア部以外の領域上の積層構造に、一方の電極及びパッドメタルを有する電極部を設けることにより、電極又はパッドメタルからの電 流リークを防止している。

[0027]

コア部は、連続帯状の配列、断続的帯状の配列、及び分散型配列のいずれかの 基板面上配列で低密度欠陥領域に存在する。つまり、コア部は、図8(a)及び (b)に示すように、基板面で連続帯状又は連続線状に延在していても、又はドット状のコア部が、図7(a)から(c)に示すように、分散して配置されていても良い。

一方の電極とは、積層構造上に形成された電極であって、p側電極でも、n側電極でも良い。また、一方の電極は、絶縁膜の開口を介して、引き出し電極として設けられたパッドメタルに接続している。一方の電極の平面形状は、所定の電極面積を有する限り任意であって、ストライプ状でも、四角形状でも良い。



[0028]

好適には、コア部とコア部との間隔が大きなGaN基板を使って、電極部を、 一のコア部と一のコア部の隣のコア部との間のGaN基板の低密度欠陥領域上の 積層構造に設けるようにする。

電極部の少なくとも一部が、GaN基板のコア部上の積層構造に設けられていると、本発明の効果は得られ難い。つまり、電極部が、明確に、GaN基板のコア部以外の領域上の積層構造に設けられていることが重要である。

好適には、前述のGaN基板の検査結果に基づいて、電極部が、コア部の中心から 100μ m以上離れたGaN基板の領域上の積層構造に設けられているようにする。


 $\pm c$ 、パッドメタルはコア部の外縁部より 50μ m以内にあっても良いが、望ましくは、一方の電極が、コア部の外縁部から 50μ m以上離れたGaN基板の領域上の積層構造に設けられているようにする。これにより、電流リークを一層確実に抑制することができる。

[0029]

- 一方の電極の対向電極は、GaN基板の裏面に設けられていて良く、また、一方の電極の対向電極が積層構造側に設けられていても良い。
- 一方の電極の対向電極を積層構造側に設けるときには、好適には、一方の電極及び対向電極の双方をコア部以外の領域上の積層構造側に設けるようにする。これにより、更に電流リークを抑制することができる。

[0030]

本発明は、GaN系半導体素子全般、特にGaN系発光ダイオード、GaN系半導体レーザ素子等を含む、GaN系半導体素子に好適に適用できる。また、パッドメタルが絶縁膜の開口を介してストライプ電極に電気的に接続している限り、レーザストライプの構造にも制約無く適用できる。



また、一方の電極、対向電極、及び一方の電極のパッドメタルを構成する金属 組成に制約無く適用できる。

本発明で、GaN系化合物半導体とは、V族として窒素(N)を有し、組成が $Al_aB_bGa_cIn_dN_xP_yAs_z$ (a+b+c+d=1、 $0\le a$ 、b、c、 $d\le 1$ 、x+y+z=1、 $0< x\le 1$ 、 $0\le y$ 、 $z\le 1$)で表示される化合物半導体を言う。

[0031]

【発明の実施の形態】

以下に、添付図面を参照し、実施形態例を挙げて本発明の実施の形態を具体的かつ詳細に説明する。尚、以下の実施形態例で示す成膜方法、化合物半導体層の組成等は、本発明の理解を容易にするための一つの例示であって、本発明はこの例示に限定されるものではない。

実施形態例1

本実施形態例は本発明に係るGaN系半導体素子をGaN系半導体レーザ素子に適用した実施形態の一例であって、図1(a)は本実施形態例のGaN系半導体レーザ素子の構成を示す断面図、及び図1(b)は本実施形態例のGaN系半導体レーザ素子のp側電極のパッドメタル及びn側電極とコア部との配置関係を示す平面図である。

[0032]

本実施形態例のGaN系半導体レーザ素子50は、半導体レーザ素子の実装上の都合からp側電極及びn側電極が積層構造側に設けられている半導体レーザ素子であって、図1(a)に示すように、サファイア基板12に代えて前述の図9に示す特性を有する新規な構成のGaN基板52を使い、かつGaNーELO構造層14を設けることなくGaN系化合物半導体層の積層構造を直接GaN基板52上に形成したことを除いて、図5のGaN系半導体レーザ素子10と同じ構成を備えている。

また、図5のGaN系半導体レーザ素子10と同様に、電極部は、p側電極3

6と、p側電極36の引出し電極としてSiO2 膜34の開口を介してp側電極36と電気的に接続している、p側電極36より幅広のパッドメタル37とを有する。パッドメタル37の組成は、Ti/Pt/Auである。

[0033]

GaN基板50は、図1(b)に示すように、例えば幅 10μ mのドット状又は連続帯状のコア部52aを有し、コア部52aとコア部52aとの間隔は400 μ m程度である。


レーザストライプ30、p側電極36及びパッドメタル37を有するp側電極部(パッドメタル37で代表する)、並びにn側電極38は、図1(a)及び(b)に示すように、GaN基板52のコア部52a以外の領域上の積層構造に設けられている。

[0034]

図2及び図3を参照して、本実施形態例のGaN系半導体レーザ素子50を作製する方法を説明する。図2(a)から(c)、及び図3(d)と(e)は、それぞれ、本実施形態例のGaN系半導体レーザ素子50を作製する際の工程毎の断面図である。

本実施形態例のGaN系半導体レーザ素子50を作製する際には、先ず、コア部52aとコア部52aとの間隔が400μm程度のGaN基板52を使用する。

そして、GaN基板52上に、MOCVD法等によって順次、図2(a)に示すように、n型GaNコンタクト層16、n型AlGaNクラッド層18、n型GaNガイド層20、GaInN多重量子井戸(MQW)構造の活性層22、p型GaNガイド層24、p型AlGaNクラッド層26、及びp型GaNコンタクト層28をエピタキシャル成長させて、積層構造を形成する。



[0035]

次いで、p型化合物半導体層の活性化前処理として、積層構造をアセトンで洗 浄して有機物を除去し、UVオゾン処理を施して薄い酸化膜を積層構造上に成膜 する。

続いて、400℃程度の温度でアニール処理を施して脱水素処理を行いつつ p,型不純物のMgを活性化して、p型化合物半導体層の活性化処理を行う。

更に、活性化後処理として、 KOHによる洗浄処理を行い、続いて活性化前処理で成膜した酸化膜をHF系ガス処理により除去する。

[0036]


次いで、SiO₂ 膜マスク54上からp型GaNコンタクト層28及びp型AlGaNクラッド層26の上部層をエッチングして、図2(b)に示すように、コア部52aから離隔した位置にストライプ状リッジ30を形成する。

[0037]

続いて、 SiO_2 膜マスク 54 を除去し、別の SiO_2 膜を積層構造上に蒸着させ、別の SiO_2 膜をパターニングしてマスク 56 を形成し、p型AlGaN クラッド層 26 の下部層、p型GaNガイド層 24、活性層 22、n型GaNガイド層 20、n型AlGaNクラッド層 18、及びn型GaNコンタクト層 16 の上部層をエッチングして、図 2 (c) に示すように、右のコア部 52 aから大きく離隔した位置にストライプ状リッジ 30 と同じ方向の延在するメサ 32 を形成する。

[0038]

次いで、マスク56を除去した後、積層構造上にSiO2 膜34を成膜し、リソグラフィ処理及びエッチング加工を施してp型GaNコンタクト層28上のSiO2 膜34を開口し、次いでリフトオフ加工を適用して、図3(d)に示すよ



続いて、リソグラフィ処理、エッチング加工、更にリフトオフ加工を施して、図3(e)に示すように、p 側電極36と電気的に接続するp 側引き出し電極としてパッドメタル37を形成する。その際、パッドメタル37と左のコア部52aの外周との距離が少なくとも $0~\mu$ m、本実施形態例では $9~5~\mu$ m離れているようにする。

更に、リソグラフィ処理、エッチング加工、更にリフトオフ加工を施して、右のコア部52aの外周から離隔している位置、本実施形態例では95μm離れている位置にn側電極38を形成する。

[0039]

本実施形態例のGaN系半導体レーザ素子50では、レーザストライプ30、p側電極36のパッドメタル37、及びn側電極38が、GaN基板50のコア部52a以外の領域上の積層構造に設けられているので、電流リークが抑制され、電流の光変換効率が高い。

[0040]

<u>実施形態例 2</u>

本実施形態例は本発明に係るGaN系半導体素子をGaN系半導体レーザ素子に適用した実施形態の別の例であって、図4(a)は本実施形態例のGaN系半導体レーザ素子の構成を示す断面図、及び図4(b)は本実施形態例のGaN系半導体レーザ素子のp側電極のパッドメタル及びn側電極とコア部との配置関係を示す平面図である。

本実施形態例のG a N系半導体レーザ素子60は、p側電極が積層構造側に、n側電極が基板裏面に設けられている半導体レーザ素子であって、図4(a)に示すように、サファイア基板12に代えて前述の図9に示す特性を有する新規な構成のG a N基板62を使い、かつG a N-ELO構造層14を設けることなくG a N系化合物半導体層の積層構造を直接G a N基板52上に形成したこと、n型G a Nコンタクト層16を設けていないこと、及びn側電極64がG a N基板62の裏面に設けてあるを除いて、図5のG a N系半導体レーザ素子10と同じ構成を備えている。

[0041]

つまり、GaN系半導体レーザ素子60は、図4(a)に示すように、GaN基板62と、GaN基板62上にMOCVD法により順次成長させた、n型AlGaNクラッド層18、n型GaNガイド層20、GaInN多重量子井戸(MQW)構造の活性層22、p型GaNガイド層24、p型AlGaNクラッド層26、及びp型GaNコンタクト層28の積層構造と、p側電極36及びパッドメタル37を有する電極部とを備えている。

GaN基板 62 は、図 4 (b) に示すように、幅 10μ mの連続帯状のコア部 62 aを有し、コア部 62 aとコア部 62 aとの間隔は 400μ m程度である。

[0042]

p-AlGaNクラッド層26の上部層、及びp-GaNコンタクト層28は、コア部62aと隣のコア部62aとの間に位置するストライプ状リッジ30として形成されている。

p-GaNコンタクト層28上を開口したSiO2膜34が、リッジ30の両側面及びp-AlGaInクラッド層26の残り層上に成膜されている。


p-GaNコンタクト層 28上には、Pd/Pt/Auの積層金属膜からなる p側電極 36 が形成され、更に SiO_2 膜 34 の開口を介してp側電極 36 と電気的に接続するパッドメタル 37 がp 側の引き出し電極として SiO_2 膜 34 上に設けられている。

また、n-GaNコンタクト層 16上には、Ti/Pt/Auの積層金属膜からなるn 側電極 38 が設けてある。

[0043]

レーザストライプ30、p側電極36及びパッドメタル37を有するp側電極部(パッドメタル37で代表する)、並びにn側電極38は、図4(a)及び(b)に示すように、GaN基板62のコア部62a以外の領域上の積層構造に設けられている。

p側電極部(パッドメタル37)及びn側電極38の側縁部は、コア部62aの中心から100μm離隔している。従って、パッドメタル37の側縁部とコア部62aの外周縁との間の水平距離Sp及びn側電極38とコア部52aの外周



[0044]

GaN系半導体レーザ素子60を作製する際には、先ず、コア部62aとコア部62aとコア部62aとの間隔が 400μ m程度のGaN基板62を使用し、GaN基板62 上にMOC V D法等によって順次、n型A 1 GaNクラッド層18、n型GaNガイド層20、GaInN多重量子井戸(MQW)構造の活性層22、p型GaNガイド層24、p型A 1 GaNクラッド層26、及びp型GaNコンタクト層28をエピタキシャル成長させて、積層構造を形成する。

[0045]

次いで、実施形態例1のGaN系半導体レーザ素子50と同様にして、p型化合物半導体層の活性化前処理、活性化処理、及び活性化後処理を積層構造に施す。

GaN系半導体レーザ素子50と同様にして、ストライプ状リッジ30を形成し、SiO2膜34を成膜し、リソグラフィ処理及びエッチング加工を施してp型GaNコンタクト層28上のSiO2膜34を開口し、次いでリフトオフ加工を適用して、p側電極36を形成する。

続いて、リソグラフィ処理、エッチング加工、更にリフトオフ加工を施して、図3 (e)に示すように、p側電極36と電気的に接続するp側引き出し電極として左右のコア部62aの外周から少なくとも0μm離れている位置に、本実施形態例では95μm離れている位置にパッドメタル37を形成する。

更に、GaN基板 62の裏面を研磨して基板厚さを所定の厚さに調節し、次いで左右のコア部 62aの外周から少なくとも 0μ m離れている位置で、本実施形態例では 95μ m離れている位置で GaN基板 62の裏面に n 側電極 64 を形成する。

[0046]

本実施形態例のGaN系半導体レーザ素子60では、レーザストライプ30、p側電極36のパッドメタル37、及びn側電極64が、GaN基板62のコア部62a以外の領域上の積層構造に設けられているので、電流リークが抑制され

、電流の光変換効率が高い。

[0047]

実施形態例1及び2では、連続帯状のコア部を有するGaN基板を使用しているが、これに限らず、図7及び図8に示すような平面配置のコア部を有するGaN基板を使っても良い。図7及び図8中、70は基板領域を示し、72はレーザストライプ、パッドメタル、及びn側電極の形成領域を示す。

[0048]

また、実施形態例ではエアリッジ型のGaN系半導体レーザ素子を例に上げているが、エアリッジ型に限らず、埋め込み型のGaN系半導体レーザ素子にも適用できる。

更には、ストライプ状のp側電極を備えたGaN系半導体レーザ素子を例に上げているが、電極がストライプ状でないGaN系半導体レーザ素子、GaN系発光ダイオードであっても良い。

更には、GaN系FETやGaN系へテロ接合バイポーラトランジスタ(HBT)などのGaN系化合物半導体を用いた電子走行素子にも適用できる。

[0049]

【発明の効果】

本発明によれば、低密度欠陥領域、及び周期的な基板面上配列で低密度欠陥領域に存在するコア部を有するGaN基板を基板として使い、GaN基板上にGaN系半導体素子を形成する際、積層構造上に設けられた一方の電極、及び一方の電極上の絶縁膜上に一方の電極の引き出し電極として設けられたパッドメタルを有する電極部をGaN基板のコア部以外の領域上の積層構造に設けることにより、注入電流のリークを抑制して、GaN系半導体素子の発光効率を高めることができる。

【図面の簡単な説明】

【図1】

図1 (a) は実施形態例1のGaN系半導体レーザ素子の構成を示す断面図、及び図1 (b) は実施形態例1のGaN系半導体レーザ素子のp側電極のパッドメタル及びn側電極とコア部との配置関係を示す平面図である。

【図2】

図2(a)から(c)は、それぞれ、実施形態例1のGaN系半導体レーザ素子を作製する際の工程毎の断面図である。

【図3】

図3 (d) と (e) は、それぞれ、図2 (c) に続いて、実施形態例1のGa N系半導体レーザ素子を作製する際の工程毎の断面図である。

【図4】

図4 (a) は実施形態例2のGaN系半導体レーザ素子の構成を示す断面図、及び図4 (b) は実施形態例2のGaN系半導体レーザ素子のp側電極のパッドメタル及びn側電極とコア部との配置関係を示す平面図である。

【図5】

サファイア基板に形成したGaN系半導体レーザ素子の構成を示す断面図である。

【図6】

図6(a)及び(b)は、それぞれ、コア部及び低密度欠陥領域を説明するGaN基板の斜視図及び断面図である。

【図7】

図7(a)から(c)は、それぞれ、分散型コア部の配置を示す平面図である。

【図8】

図8(a)と(b)は、それぞれ、連続及び断続の帯状のコア部の配置を示す 平面図である。

【図9】


転位密度を示すグラフである。

【図10】

試料GaN系半導体レーザ素子の構成を示す断面図である。

【図11】

図11(a)は、レーザストライプ、パッドメタル及びn側電極の配置とコア 部の配置との関係を示すGaN系半導体レーザ素子の平面図であり、図11(b



【図12】

積層構造の高密度欠陥領域上で絶縁膜が薄くなっている状態を説明する断面図である。

【図13】

図13(a)は、レーザストライプ、パッドメタル及びn側電極の配置とコア部の配置との関係を示すGaN系半導体レーザ素子の平面図であり、図13(b)は横軸に注入電流[mA]を縦軸に光出力[mW]及び印加電圧[V]を取り、注入電流対光出力の関係及び注入電流対印加電圧の関係をグラフ(1)及びグラフ(2)で示す図である。


【符号の説明】

10……GaN系半導体レーザ素子、12……サファイア基板、14……GaNーELO構造層、16……n型GaNコンタクト層、18……n型AIGaNクラッド層、20……n型GaNガイド層、22……活性層、24……p型GaNガイド層、26……p型GaNカラッド層、28……p型GaNコンタクト層、30……リッジ、32……メサ、34……SiO2膜、36……p側電極、37……パッドメタル、38……n側電極、40……GaN基板、42……低密度欠陥領域、44……コア部、46……GaN基板、48……試料GaN系半導体レーザ素子、50……実施形態例1のGaN系半導体レーザ素子、52……GaN基板、52a……コア部、54、56……マスク、60……実施形態例2のGaN系半導体レーザ素子、62……GaN基板、62a……コア部、70……基板領域、72……パッドメタル等の形成領域。





図面


【図1】





























【図5】




- 10…GaN半導体レーザ素子
- 12…サファイア基板
- 14…GaN-ELO構造層
- 16…n型GaNコンタクト層
- 18…n型AlGaNクラッド層
- 20…n型GaNガイド層
- 22…GaInN多重量子井戸(MQW)構造の活性層
- 24…p型GaNガイド層
- 26…p型AlGaNクラッド層
- 28…p型GaNコンタクト層
- 30…ストライプ状リッジ
- 32…メサ
- 34…SiO2膜
- 36…p側電極
- 37…パッドメタル
- 38…n側電極

【図6】

(a)




(b)





【図7】
























【図11】







【図12】



【図13】





【書類名】


要約書

【要約】

【課題】 GaN単結晶基板上に形成され、かつ電流リークを小さくできる構成を備えたGaN系半導体発光素子を提供する。

【解決手段】 本GaN系半導体レーザ素子50は、p側電極及びn側電極が積層構造側に設けられている半導体レーザ素子であって、サファイア基板に代えてGaN単結晶基板52を使い、かつGaN-ELO構造層を設けることなくGaN系化合物半導体層の積層構造を直接GaN単結晶基板52上に形成したことを除いて、サファイア基板上に形成した従来のGaN系半導体レーザ素子と同じ構成を備えている。GaN単結晶基板50は、幅10μmの連続帯状のコア部52aを有し、コア部52aとコア部52aとの間隔は400μm程度である。レーザストライプ30、p側電極36のパッドメタル37、及びn側電極38は、GaN単結晶基板50のコア部52a以外の領域上の積層構造に設けられ、パッドメタル37の側縁部とコア部52aの外周縁との間の水平距離Sp及びn側電極38とコア部52aの外周縁との間の水平距離Sp及びn側電極38とコア部52aの外周縁との間の水平距離Sp及びn側電極38とコア部52aの外周縁との間の水平距離Sp

【選択図】 図1



出願人履歴情報

識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所 名

東京都品川区北品川6丁目7番35号

ソニー株式会社

2. 変更年月日 [変更理由]

2003年 5月15日

名称変更

住所変更

住 所

東京都品川区北品川6丁目7番35号

氏 名 ソニー株式会社